0.65-1V的电压，这一数值高于使用14nm工艺的芯片。此外，7LP芯片还享有更为非常丰富的门掌控功能。7LP工艺在传输成本和增大尺寸两方面获得的进展不颇给定。
一方面，与14LPP工艺比起，7 nm DUV可将芯片尺寸增大多达50%。考虑到后者使用的是20nm后段制程网络线系统，这并不出人意外。但由于7 nm DUV牵涉到多层，拒绝3-4重图形；GlobalFoundries回应，根据有所不同应用于场景，7 nm DUV不能将芯片功耗减少30-45%。
GlobalFoundries之所以将其7nm工艺称为7LP，是因为它以定坐落于高性能应用于，而某种程度是智能手机的SOC芯片，这与台积电探寻7nm工艺的方向不同。GlobalFoundries目的用7LP技术生产还包括用作高性能计算出来的CPU、GPU、移动SoC，以及用作航空航天、国防和汽车的高性能芯片。
这意味著，除了提升晶体管密度（主流设计高达1700万门/ mm2）和频率，GlobalFoundries还必须将7LP芯片的仅次于尺寸，从目前的650mm²提高到大约700mm²。而事实上，芯片的仅次于尺寸受到很多工具的容许。GlobalFoundries几个季度前就开始用7nm工艺为客户生产测试晶片了。它的客户正在用于这些芯片，而它则计划于2018年初将芯片推上量产。
GlobalFoundries的客户目前用于的是0.5版本的7nm工艺制程设计套件（PDK），今年晚些时候，它将公布相似最后版本的v. 0.9版PDK。值得注意的是，像AMD这样的大客户并不需要GlobalFoundries的最后版本PDK，就能将CPU和GPU的研发工作进展到一定节点。
因此，GlobalFoundries谈及计划将7nm工艺商用时，所指的主要是fabless供应商等早期使用者。除了PDK，GlobalFoundries的7LP平台还针对ARM CPU IP、高速SerDes（还包括112G），2.5D/3DPCB选项，打算了非常丰富的许可文件包在。
对于大客户，GlobalFoundries早已准备好了于2018年将7nm DUV工艺商用化。Fab 8早已为7LP作好了打算说道到量产，今年早些时候，GlobalFoundries曾宣告计划扩展Fab 8的生产能力。目前Fab 8的晶圆月生产能力大约为60000片，它期望扩展生产能力后，14LPP的产量能减少20%。GlobalFoundries的扩展计划并不还包括扩展厂房，这意味著它想通过加装更为先进设备的扫描仪来减少生产能力。
GlobalFoundries没公开发表它用于的设备的细节，但可想而知，享有更高输入以及更加强劲覆盖面积和探讨性能的新型扫描仪，也将在量产基于4重图像的7nmDUV时起着自由选择层的起到。除了更加先进设备的ASML TWINSCAN NXT DUV设备，GlobalFoundries还计划于今年下半年在Fab 8中加装两台TWNSCAN NXE EUV扫描仪。
这一点事关重大，因为目前晶圆厂仍未用于EUV工具。另外，由于光源等方面的原因，EUV设备要比DUV设备占有更大的空间。EUV：仍不存在许多问题超薄工艺中多重图像技术的运用，是芯片生产行业必须用于13.5nm极紫外波长光刻的原因之一。
芯片生产行业仍然以来致力于研发限于于量产的EUV工具，虽然最近获得了重大进展，但EUV仍未构建规模化。这正是GlobalFoundries对多代EUV采行慎重态度的原因。
必需牢记一点，GlobalFoundries未对其7nm工艺的递归月命名，它只谈及了“相容EUV的7LP平台”。因此，本文中对7nm工艺的分代，只是为了便利大家解读。据(公众号：)理解，ASML早已研发了几代EUV扫描仪，并展出了功率为205w的光源。
近期升级的TWINSCAN NXE扫描仪可用性早已多达了60%，根据GlobalFoundries的众说纷纭，超过了可以开始部署的水平。TWINSCAN NXE扫描仪的可用性最后将提高至90%，与DUV工具完全一致。但与此同时，EUV光掩模的保护膜、掩模缺失以及EUV抗蚀剂方面依然不存在主因。一方面，目前的保护膜仅有限于于每小时85个晶片的生产率（WpH），而GlobalFoundries今年的计划是超过125WpH。
这意味著现有的保护膜无法应付量产所需的强劲光源。保护膜上的任何缺失都有可能对晶片导致影响，并明显减少产量。英特尔公司此前展出了可以忍受多达200次晶圆曝光的胶片光掩模，这些胶片何时可以量产目前还不得而知。
另一方面，由于抗蚀剂的缺陷，大功率光源必须符合要求的直线边缘粗糙度（LER）以及均匀分布的局部临界尺寸（CD）。第一代7 nm EUV技术：提高产量，延长周期鉴于以上忧虑，GlobalFoundries将开始为自由选择层放入EUV，以增加多重图像的用于（如果有可能的话，彻底消除四重图像），从而提高产量。目前，它仍未透漏将于何时开始用于EUV工具展开生产，只说道要等到“准备就绪”以后。
不过看上去EUV工具无法在2018年以前准备就绪，因此猜测GlobalFoundries最先也要到2019年才不会用于EUV技术是合乎逻辑的。这样的作法很有意义，因为它使得GlobalFoundries需要提升客户的产品，并更进一步理解，如何将EUV应用于量产。在最理想的情况下，GlobalFoundries将可以用于7nm EUV技术生产针对7 nm DUV设计研发的多重图像芯片。
但是，应当牢记两点。首先，半导体开发商每年都会公布新产品。第二，GlobalFoundries最先也要在公布首款7nm DUV芯片几个季度后，才不会将EUV工具放入生产流程。因此，GlobalFoundries生产的首款基于EUV的芯片近于有可能是全新设计，而非原本使用全DUV工艺生产的芯片。
第二代7nmEUV工艺：更高的晶体管密度GlobalFoundries何时将发售下一代7nm EUV工艺，各不相同行业需要多慢解决问题EUV掩模、保护膜、CD均匀分布性以及LER等方面的挑战。GlobalFoundries的第二代7nm EUV生产技术，将不具备更佳的LER和分辨率。它期望借以构建更高的晶体管密度、更加较低的功耗以及更高的性能。尽管这项工艺背后的技术仍具有实验性质，但GlobalFoundries也没说道何时需要解决问题面对的问题以及向客户获取适合的服务。
最后，第3代7LP可能会引进新的设计规则，以构建更加小的尺寸、更高的频率和更加较低的功耗。我期望向这一代技术的过渡性需要与IC设计人员无缝接入。却是，绝大多数设计人员仍在用于DUV。
唯一不确认的是，GlobalFoundries否必须在Fab 8中加装TWINSCAN NXE扫描仪，用作第二代7 nm EUV工艺。5nm EUV：可调节栅极 - GAA FETGlobalFoundries发布7LP平台计划的前一周，IBM和它研究联盟的伙伴（GlobalFoundries 和 Samsung）展出了一片使用5nm工艺生产的晶圆。
晶圆上的IC是用硅纳米片晶体管（也称之为GAA FET）建构的，它们看上去未来还可以用作建构半导体模块。当然，仅次于的问题是要等到什么时候。由IBM、GlobalFoundries和Samsung研发的GAA FET技术，以每个晶体管四个门的方式填充硅纳米芯片。GAA FET技术的关键点在于纳米芯片的宽度可以在单件生产过程或设计阶段展开调节，从而微调芯片的性能和功耗。
IBM声称，比起10nm工艺，5nm工艺在完全相同功耗和复杂性的前提下需要带给40%的性能提高，或者在完全相同频率和复杂度的条件下，减少75%的功耗。但必需牢记一点，尽管IBM重新加入了研究联盟，但它的公告并无法体现GlobalFoundries和三星研发制程工艺的现实工程进度。
IBM、GlobalFoundries和三星声称，它们用于EUV对GAA FET展开了调整。这是合乎逻辑的，因为这三家公司在SUNY理工学院的NanoTech综合大楼用于ASML TWINSCAN NXE扫描仪展开了研发工作。从技术上来说，假设需要获得准确的CD、LER和周期等，用DUV设备生产GAA FET是不切实际的。
不过5nm工艺设计对EUV工具的倚赖程度还有待仔细观察。研究联盟的三大成员都没谈及5nm 量产的时间框架，但外界普遍认为，5nm EUV最先也要到2021年。几点观点总而言之，根据最近公布的一系列公告，EUV技术看上去更加有可能走进实验室，投放批量生产。
就在刚过去的几周，GlobalFoundrie和它的两家合作伙伴就EUV技术公布了几个公告，声称它是未来的一部分，但这并不意味著他们没B计划——多重图像方案。目前来看，EUV技术是它们中期计划的一部分，而非长年计划。尽管如此，没有人需要讲出EUV投入量出产的最后日期，我们唯一告诉的就是要等到“准备就绪以后”。
正如GlobalFoundries之前所说，将EUV设备放入其生产流程是一个循序渐进的过程。它计划于今年加装两台扫描仪，用作接下来几个季度的量产，但除此之外未宣告更加多信息。
尽管EUV技术前景一片光明时，但涉及技术却还没成熟期，而且目前没有人告诉它何时才能符合量产所需的适当指标。说道到7LP平台，有意思的是，尽管7LP平台反对超低电压（0.65 V），且需要胜任移动应用于；GlobalFoundries却主要以定坐落于高性能应用于，而不是像其他芯片厂商一样，以定坐落于移动SOC。从性能/功率/芯片面积角度来看，尽管7LP生产工艺看上去非常有竞争力，但GlobalFoundries的合作伙伴将如何运用该技术还有待仔细观察。
本文来源：kaiyun·登录官网-www.zhonghaiyl.com
